PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-313535

(43)Date of publication of application: 09.11.2001

(51)Int.CI.

H03H 3/02 H01L 21/203 H01L 41/08

H01L 41/09 H01L 41/18 H01L 41/22

H03H 9/17

(21)Application number: 2001-032114

(71)Applicant: LUCENT TECHNOL INC

(22)Date of filing:

08.02.2001

(72)Inventor: BOWER JOHN ERIC

PASTALAN JOHN Z

RITTENHOUSE GEORGE E

(30)Priority

Priority number: 2000 502868

Priority date: 11.02.2000


Priority country: US

(54) METHOD FOR MANUFACTURING ELECTRONIC DEVICE WITH PIEZOELECTRIC MATERIAL LAYER **DEPOSITED ON METALLIC LAYER**

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing method for a piezoelectric film used for a resonator device.

SOLUTION: In the method of this invention, a texture of a piezoelectric film 120 is directly affected by the surface condition of an electrode layer 135 thereunder and the surface condition of the electrode layer 135 is affected by the surface condition of an oxide layer or plug stack 125 under the electrode layer 135. Thus, the method of this invention is for manufacturing a device including the piezoelectric film and is characterized in that the method includes a step where the surface roughness and the deposition of the electrode are controlled.



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-313535 (P2001-313535A)

(43) 公開日 平成13年11月9日 (2001.11.9)


(51) Int. Cl. ⁷ 識別記	号	FI			テーマコード(参考)	
H O 3 H 3/02		H03H	3/02	В		
HO1L 21/203		H01L	21/203	S		
41/08		H03H	9/17	F		
41/09		H01L	41/08	D.		
41/18	•			L		
審査請求未請求	請求項の数20 O	L	· .	(全7頁)	最終頁に続く	
(21) 出願番号 特願2001-321	14 (P2001-32114)	(71) 出願人	59607725	9		
		(11)		•	コジーズ インコーボ	
(22) 出願日 平成13年2月8日 (2001. 2. 8)			レイテッ		-	
•			· ·		hnologies	
(31) 優先権主張番号 09/502868			Inc.			
優先日 平成12年2月11日 (2000. 2.11)			アメリカ合衆国 07974 ニュージャージ			
33) 優先権主張国 米国 (US)	•	ー、マレーヒル、マウンテン アベニュ			•	
			600 - 7	00 -		
•		(74) 代理人	10006444	7		
			弁理士	岡部 正夫	(外12名)	
		- 1				
					最終頁に続く	

(54) 【発明の名称】金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法

(57) 【要約】

【課題】 共振器デバイスに用いられるピエゾ電子フィルムの製造方法を提供することである。

【解決手段】 本発明の方法は、ピエゾ電子フィルム120のテキスチャは、その下の電極層135の表面形態により直接影響され、更にまた電極層135の表面形態は、その下の酸化物層或いはプラグスタック125の表面形態により影響される。従って、本発明の方法は、ピエゾ電子フィルムを含むデバイスを製造する方法で、電極の表面粗さと堆積を制御するステップを含むことを特徴とする。



1

【特許請求の範囲】

【請求項1】(A) 基板(110)上に少なくとも1つの金属層(135)を堆積するステップと、

(B) 前記金属層 (135) の上にピエゾ電子材料層 (120) を堆積するステップとを有し、

前記ピエゾ電子材料のテキスチャは、

(C) 前記金属層(135)の表面粗さを制御するステップにより決定されることを特徴とする金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法。

【請求項2】音響反射層(125)が、基板(110) とピエゾ電子材料層(120)の間に堆積されることを 特徴とする請求項1記載の方法。

【請求項3】前記金属層(135)の表面粗さは、15 A以下RMSであることを特徴とする請求項1記載の方 法。

【請求項4】前記(C)のステップは、金属層(135)に対するロッキングカーブの半値全幅を最小にすることを特徴とする請求項1記載の方法。

【請求項5】前記(C)ステップは、金属層(135)の表面を研磨することを特徴とする請求項1記載の方法。

【請求項6】前記(C)ステップは、c-Tiの金属層を堆積し、その後Alの金属層を堆積することを特徴とする請求項1記載の方法。

【請求項7】前記 (C) のステップは、TiNを含有せず、c-TiとAlの金属層を積層して堆積することを特徴とする請求項1記載の方法。

【請求項8】前記金属層(135)は、絶縁層の上に堆積され、

前記(C)のステップは、絶縁層の表面粗さを最小にすることを特徴とする請求項1記載の方法。

【請求項9】前記電子デバイスは、共振器であることを 特徴とする請求項1記載の方法。

【請求項10】前記ピエゾ電子材料層(120)は、A 1Nを含むことを特徴とする請求項1記載の方法。

【請求項11】前記金属層(135)は、シート抵抗が $1-100\Omega$ /スクエアの範囲の金属を含有することを 特徴とする請求項1記載の方法。

【請求項12】前記金属層(135)は、Alを含有す 40 ることを特徴とする請求項1記載の方法。

【請求項13】前記金属層(135)は、c-Ti/A lの積層型層を含むことを特徴とする請求項1記載の方 法。

【請求項14】前記金属層は、ロッキングカーブの半値全幅が 4.5° 以下となるよう堆積されることを特徴とする請求項1記載の方法。

【請求項15】前記ピエゾ電子材料は、ロッキングカーブの半値全幅が3.5°以下となるよう堆積されることを特徴とする請求項1記載の方法。

【請求項16】(A) 基板(110)上に堆積された プラグスタック(125)の上に少なくとも1つの金属 層(135)を堆積するステップと、

前記金属層は、ロッキングカーブの半値全幅が4.5°以下であり、

(B) 前記金属層 (135) の上にピエゾ電子材料層 (120) を堆積するステップとを有し、

これによりピエゾ電子材料層 (120) のテキスチャのロッキングカーブの半値全幅は3.5°以下となることを特徴とする金属層の上にピエゾ電子材料層が堆積された共振器デバイスを製造する方法。

【請求項17】(A) 基板(110)上にプラグスタック(125)を堆積するステップと、

- (B) 前記プラグスタック (125) の上部表面を研磨するステップと、
- (C) 前記プラグスタック(125)の上にテキスチャード金属層(135)を堆積するステップと前記テキスチャード金属層の表面粗さは、15Å (RMS)以下であり、
- 20 (D) 第1 電極を形成するために前記テキスチャード 金属層をパターン化するステップと、
 - (E) スパッタリングにより前記電極 (135) の上にピエゾ電子材料層 (120) を堆積するステップと、を有し、

前記ピエゾ電子材料のテキスチャは、格子整合の無いテキスチャード金属層ののロッキングカーブの半値全幅の 値により決定される、

(F) 第2電極(130)を形成するために前記ピエ ゾ電子材料層(120)の上に金属を堆積するステップ とことを特徴とする共振器デバイスの製造方法。

【請求項18】前記金属層の表面粗さは、前記金属層のロッキングカーブの半値全幅が0.2から11°の範囲にあることを特徴とする請求項17記載の方法。

【請求項19】前記プラグスタックの上部表面は研磨され、その結果根平均二乗の表面粗さは、3 A以下であることを特徴とする請求項14記載の方法。

【請求項20】請求項1の方法により製造されたピエゾ 電子層を有する共振器デバイス。

【発明の詳細な説明】

[0001]

30

【発明の属する技術分野】本発明は、金属製電極の上に ピエゾ電子フィルム(層)を含む電子デバイスを製造す る方法に関し、特に音響共振器と半導体デバイスを製造 する方法に関する。

[0002]

【従来の技術】通信システムは、様々なデバイス(例、フィルタ、ミキサー、増幅器、集積回路等)を含む。通信システムはワイヤレスリンクとツイストペア、光ファイバ等の手段により、中継された情報(音声、ビデオ、50 データ)を送信するのに有益である。ワイヤレス通信シ

ステムがさらに進歩すると信号は、高い周波数(例えば、PCS, ISM等)で送信されるようになる。システムがマーケットの要求に応じて開発されるとより、更に性能の向上/小型化に対する需要が増してくる。マーケットの力により集積度の向上及び、構成素子の小型化が求められている。

【0003】バルク音響波(Bulk Acoustic Wave:BAW) 共振器のような共振器は、通過帯域フィルタ或いは他の 関連した半導体デバイスの製造に対し重要な構成要素と なっている。BAW共振器は、ピエゾ電子共振器であ り、少なくとも2つの電極の間に堆積したピエゾ電子材 料フィルム(例えば、結晶A1Nフィルム)を含む。電 圧をこのような構造体にかけるとピエゾ電子材料は、あ る周波数である振動モードで振動する。ピエゾ電子共振 器は、周波数ダイバシティに基づいた信号間を区別する (例、バンドパスフィルタ(帯域通過フィルタ))のに 有効であり、且つ、安定した周波数信号(発振器回路内 の周波数安定化フィードバック素子)を提供する。

【0004】通常、ピエゾ電子共振器の共振周波数の性 能は、ピエソ電子材料の組成、厚さ、方向性に依存す る。ピエゾ電子材料の共振周波数は、通常その厚さに反 比例し、そのためピエゾ電子共振器が高周波 (700M Hz以上)で動作するためにはピエゾ電子フィルムは、 500nmから10μmの厚さのフィルムにしなければ ならない。ピエゾ電子共振器の性能はピエゾ電子フィル ムを含む原子の結晶方向に依存する。印加された電圧 (即ち、電界) に応答してピエゾ電子フィルム内に誘導 された歪み(即ち、応力波)は、ピエゾ電子フィルム内 の原子ダイポール (atomic dipole) の好ましい整合か ら発生する。好ましいフィルムの方向性の例は、基板に 30 直交したAINの<002>である。ピエゾ電子材料 (例えば、窒化アルミ) のフィルムを堆積するパルスD Cスパッタリングの方法は、米国特許出願(発明者Mill er et al. 著の「Pulse DC Reactive Sputtering Method for Fabricating Piezoelectic Resonators」出願日 1 998年9月1日) に開示されている。前掲の特許出願 においては、ピエゾ電子フィルムの品質は、フィルムそ のものを堆積するのに用いられる技術でもって改善され

[0005]

【発明が解決しようとする課題】通信システムの分野においては、システム性能と集積度を向上させる新たな方法が模索され続けられている。本発明の目的は、ビエゾ電子フィルムの品質を改善する新たな方法を提供することである。

[0006]

【課題を解決するための手段】本発明は、電子デバイス 特に共振器で使用されるピエゾ電子フィルムを改善する 方法を提供する。本発明の方法は、ピエゾ電子フィルム (ピエゾ電子共振器内で使用される)のテキスチャア (texture) は、その下の金属層(例、電極)の表面形態(形状)により直接影響を受ける。従って本発明のピエゾ電子フィルムと電極を有するデバイスを製造する方法は、金属層の堆積と表面粗さを制御することを含む。即ち、電極に対する表面粗さが低下するとピエゾ電子フィルムの品質が改善される。表面粗さを低下させるにはロッキングカーブの半値全幅(FWHM)が4.5°以下となるような金属層を堆積し、そしてこの金属層の上によりロッキングカーブの半値全幅(FWHM)のが3.5°以下となるようなピエゾ電子層が生成される。【0007】

4

【発明の実施の形態】図1は、本発明の方法を用いて形 成した音響共振器の斜視図である。共振器100は、基 板110とピエゾ電子材料層120と、この基板110 とピエゾ電子材料層120の間に形成された、例えばブ ラグ反射領域のような音響反射領域125とを有する。 音響反射領域125の代わりに空気層(図示せず)を用 いてピエゾ電子材料層120を基板110の上方に保持 しても良い。底部電極135と上部電極130は、ピエ 20 ソ電子材料層120を挟んで反対表面上に堆積される。 【0008】ピエゾ電子材料層120はA1Nを含有す るが、特定の共振器のアプリケーション十分なピエゾ電 子材料の機能を有する他の如何なる材料でもよい。通 常、ピエゾ電子材料は、例えばZnO, LiNbO3の ようなセラミック材料、LITaO3、TeO2、PZT - SAである。基板は通常シリコン製であるが、水晶, サファイア, ポリシリコン, アエロゲル, 酸化アルミ (A 1₂O₃) のような他の材料で形成することも出来

【0009】本発明は、新たなピエゾ電子フィルムを得る方法に関する。発明者等は、共振器デバイスの動作、特にピエゾ電子フィルムの動作は、ピエゾ電子フィルムが堆積される電極表面の形態を操作することにより改善されることを見出した。更に発明者等は、ピエゾ電子フィルム(例、AIN)の成長は、エピタキシャルではなく(即ち、AIN層は、電極材料と格子整合或いはコーディネートしながら成長するのではなく)、電極表面の形態は、C軸方向とピエゾ電子フィルムのロッキングカーブに影響を及ぼすことを見出した。

【0010】本明細書で用いられる用語「テキスチャ」とは、多結晶フィルムの粒子の結晶方向の整合性を意味し、最大テキスチャ(maximum texture)とは、成長方向(に対し)からのはかった角度で単一方向を中心とした粒子の整合性(方向性)を有するフィルムを意味する。かくして、ピエゾ電子層のテキスチャと品質(機能)は、ロッキングカーブで定義することが出来る。具体的に説明すると、理想的には粒子は単一方向に中心が向いており、ピエゾ電子フィルム(ピエゾ電子共振器内の)の性能は、フィルムが含有する原子の結晶方向に依存する。しかし通常、粒子が中心とする方向は、ガウス

分布をしている。分布が小さいとフィルムは最大テキスチャに近づくことになる。粒子の方向の分布は、ピークを規定するためにプロットされ最大高さの半分の場所における幅(半値全幅;FWHM)がフィルムテキスチャの品質を規定する値を反映する。「ロッキングカーブ」の番号は、フィルムテキスチャのメリット数である。即ち、分布が少ないほどロッキングカーブも小さくなり、フィルムは最大テキスチャに近づくことになる。ピエゾ電子層は11°以下のFWHMのロッキングカーブ、そして好ましくは3.5°以下、更に好ましくは2.5°FWHMのロッキングカーブでもって形成される。

【0011】本発明は、電極の組成と堆積を操作するこ とによりピエゾ電子フィルムの最大テキスチャを達成 し、そして共振器の最適な動作を達成できる、と言う発 明者等の認識に基づいている。これに対しピエゾ電子フ イルムのテキスチャと性能を改善する従来の方法は、ピ エゾ電子フィルムそのものを堆積する別の方法及び組成 に集中していた。本発明によれば、電極は表面粗さが小 さくなるようにし(例、堆積プロセス、研磨或いは材料 の選択により)、その結果ロッキングカーブが低いピエ 20 ゾ電子フィルム及び品質が改善された。好ましくは、電 極の表面粗さは0. 1から100Åであり、更に好まし くは15ARMSである。本発明者等は、電極の表面粗 さは、ロッキングカーブの半値全幅を最小にすることに より達成できることを見出した。電極に対するロッキン グカープを低くすると、電極表面の表面粗さが低下する ことになる。更にまた電極の表面粗さは、その下の絶縁 層或いはブラグスタック層、例えばブラグスタックの酸 化物値を低下させること及び電極のロッキングカーブを 低下させること及び電極表面のRMSの値を低下させる ことにより達成できることを見出した。例えば、CMP により研磨された酸化物プラグスタックは、堆積された ままの酸化物プラグスタックよりも金属製電極に対して はより良好な表面粗さを生成することになる。電極層の 表面粗さは電極スタックを含む金属を選択することによ り改善できる。

【0012】好ましいことに本発明では電極、特に底部電極135はA1を含有する、或いはA1が添加されたコリメート(物理的フラックスセレクタ)チタンA1(c-Ti/A1)を用いた金属製積層体である。従来 40の積層型電極は、c-Ti/TiN/A1選択した組成として含有していた。本発明者等は、ピエゾ電子層がその上に堆積されるA1製表面の表面粗さは、金属製積層体からTiN層を取り除くことにより少なくとも2倍以上改善できることを見出した。更にまたA1及び/又はc-Ti/A1の使用に加えてシート抵抗が充分低く、且つ表面粗さが十分小さい他の金属を上部電極130,底部電極135として用いることが出来る。0.01から100オーム/スクエア(Ω/□)の範囲のシート抵抗を有する金属は十分低く、更に好ましくはシート抵抗50

が約 1Ω /口以下である。0.1から100人の範囲の表面粗さを有する金属は十分低いものであり、更に好ましくは15人以下の表面粗さが好ましい。

【0013】図2は底部電極135がコリメートしたチ タンとA.1 (c-Ti/A1)とピエゾ電子材料層12 0 がA1Nを含むような共振器のA1ロッキングカーブ とAINロッキングカーブの関係を表すグラフである。 同図から判るように、AINテキスチャ(ピエゾ電子材 料層120) の上のA 1 テキスチャ (電極135) の直 10 接的な影響(非線形ではあるが)があることが判る。か くして、Alテキスチャは共振器の結合係数(極/ゼロ 分離)に影響を及ぼす。かくして電極(A1層とc-T i 層)は、最小の半値全幅のロッキングカーブを有する ようなテキスチャで形成される。コリメートされたTi 層にとっては、共振器のアプローチに対する有益なテキ スチャは、FWHMが0.2°から9°の範囲の時に達 成され、そして一般的に好ましいカーブは、FWHMが 4. 5°以下のときである。A1層に対しては、このア プリケーションにとって有効なテキスチャは、FWHM が0.2°から11°の範囲の時に達成され、一般的に 好ましいロッキングカープのFWHMは4°以下であ る。ピエゾ電子材料の領域は、0.2°から11℃の範 囲のFWHMのロッキングカープでもって形成され、そ して通常好ましい低いロッキングカーブは、FWHMが 2.5°以下である。電極のロッキングカーブが低いと 電極の表面粗さも小さくなり、これによりピエゾ電子層 の品質も改善されることが見出された。

【0014】本発明においては、根平均二乗(root mea n square RMS) が小さい形態は、堆積した後ピエゾ 電子材料層120を例えば化学機械研磨を行わない電極 に対して達成できる。このRMSの値は、ゼロの平均値 (ゼロの値は完全に平滑な表面を表す) からの偏差、即 ち差に対する真の平均絶対値である。このRMSの値は 平均二乗 (mean square) と平均の二乗 (square of mea n) の差の平方根で定義される。言い換えれば、測定さ れた粗さのメディアに対する粗さの正規化された平均値 である。好ましいことに結晶金属 (crystallographic m etal) (例えばc-TiとAl) は、単一の方向で最大 テキスチャでもって電極に対し堆積される。例えば、A 1製の電極は、基板の法線 (substrate normal) に対し 平行な<111>方位を有する。c-チタンの堆積は、 単一方位<002>のフィルムを生成する。本発明によ りピエゾ電子層の良好なテキスチャを達成する方法は、 格子整合には依存しないためにピエゾ電子層(AlN) 用の十分低いロッキングカーブは、十分に低い表面粗さ の様々な表面上に、例えばシリコンの終端した表面を有 する基板、СMP酸化物、c-チタン/アルミ或いは他 の適宜の材料上で得られる。シリコン<100>の格子 パラメータとアルミ<111>の格子パラメータは、A 1 Nに対しては整合しないので、Si上のAl Nでもっ

て低いロッキングカーブを得ることが出来る。或いは、 A1上のA1Nに対して低いロッキングカーブを得ることが出来る。本発明はピエゾ電子層の品質を改善するのみならず、ピエゾ電子フィルムを含む共振器或いは他のデバイスを製造するのに用いられる材料を選択する際に

もフレキシビリティを増加させることが出来る。

【0015】更に本発明者等は、電極(図1の135) のその結果得られた表面粗さは、下の層、例えば音響反 射領域125の表面形態により影響されることを見出し た。例えば、PVDにより堆積された標準の酸化物を用 10 いた場合には、その結果得られたAIのテキスチャは、 FWHMが11°である。しかし、A1層を堆積する際 に同一の条件を適用するとAI層の得られたテキスチャ は、CMP酸化物を用いた場合にはFWHMが4°であ る。CMP酸化物は、自動的にほぼ平滑(例えば、3Å 以下)のRMS表面粗さを有するが、ブラグスタックの 最後の層の標準のPVD酸化物の表面粗さは、45から 60ÅRMSである。プラグスタックの酸化物層のRM Sの値が低くなると、電極のロッキングカーブも低くな り、又電極表面のRMSの値も同様である。研磨した (例えば、CMPで)酸化物プラグスタックは、堆積し たままの酸化物プラグスタックよりも金属製電極に対し ては、より良好なテキスチャを生成する。

【0016】図3はピエゾ電子フィルムを改善した共振 器構造体を形成する本発明の方法を表すステップを表す フローチャート図である。プロック1a、2a、3a、 4は、本発明の一実施例を表し、プロック1b、2b、 3 b、4は、他の実施例を表す。本発明の一実施例によ れば、第1ステップ(プロック1a)は、例えばブラグ スタックのような音響反射層をその上に有する基板(通 常シリコン製基板)上にcーチタンのテキスチャード金 属層を堆積するステップを含む。好ましくは、少なくと もプラグスタックの最後の層を研磨して金属製電極のテ キスチャに対する最良の結果を達成する。上述したよう に本発明者等は、電極とピエゾ電子層のテキスチャは、 プラグスタックの最後の層の品質により影響されること を見出した。同時に継続しているバーバーアプリケーシ ョン (Barber application) (後日出願番号を通知する) は、プラグスタック層(SiO2フィルムを含む)を堆 積する方法、及び堆積プロセスの最適化を開示してい る。

【0017】コリメートされたチタン(c-チタン)堆積により、単一方向<002>で且つロッキングカーブが4.5°(FWHM)以下のテキスチャを有するフィルムが得られた。c-Ti層の厚さは、100から1000Åの間の範囲であり、更に好ましくは、約300Åである。好ましいプロセスは、堆積温度が約250 $^{\circ}$ で堆積速度が8-12 $^{\circ}$ インで、更に好ましくは約10 $^{\circ}$ インのスパッタ堆積を含むが、公知の堆積技術を用いてこの層を堆積することが出来る。

【0018】この代表的な方法の第2ステップ(プロック2a)は、c-Ti層の上にAlを堆積するステップを含み、これは真空中で十分高い堆積レートと基板温度でもって行われ、その結果得られたAlテキスチャのFWHMは、4.5°以下である。Al層は、Cuのような他の合金化元素を少量含む。例えば、Al-0.5%Cuの層が適切である。堆積パラメータは、当業者の知識に基づいて選択できる。適切なパラメータは、堆積温度が200℃で、堆積速度が100Å/秒で、Al層の厚さは200から2500Åで、公称厚さは1200Åである。Al表面の後処理或いは前堆積は、AlNのテキスチャード成長を達成するのには必ずしも必要ではな

【0019】積層金属電極が堆積された後、第3ステッ

プ(プロック3)は、金属製電極をパターン化するステ

ップを含む。標準の光リソグラフプロセスを用いて電極 をパターン化する。第4ステップ(プロック4)を適用 すると、AINを含むピエゾ電子材料層120がこのパ ターン化された電極の上に堆積される。ピエゾ電子材料 層120は、底部電極135の上にDC反応性スパッタ 20 リングプロセスを用いてスパッタ堆積される。しかし他 の堆積技術を用いることも出来る。例えば同時継続のBa rber applicationは、磁気マグネトロンを回転させ、 パルス状のDC電源を用いてピエゾ電子フィルムを堆積 するプロセスを最適化することについて記載している。 【0020】本発明の共振器デバイスを形成する別の方 法は、図3のプロック1b、2b、3b、4に示されて いる。この実施例においては電極は、前の実施例の積層 型の電極ではなく、単一の電極材料から形成される。第 1ステップ(プロック1b)は、プラグスタックを含む 基板、或いは音響膜サポート層(例、SiN)上に金属 製電極材料、例えばアルミ或いは低い表面抵抗を有する 他の金属を堆積する。堆積のパラメータは、当業者に公 知である。第2ステップ(プロック2b)は、最低の根 平均二乗の数字になるまで電極層の表面を研磨するステ ップを含む。この値は、3-10人の範囲で、より好ま しくは7. 5Å以下である。前の実施例と同様に電極材 料は、プロック3でパターン化され、A1N層がこのパ ターン化された金属製電極の表面に堆積され(プロック 4)、その結果最大のテキスチャードA1Nフィルムが 得られる。他の堆積プロセスパラメータは、前掲のMill eret al. 著の論文に記載されている。

【図面の簡単な説明】

【図1】音響共振器を表す斜視図。


【図2】A1Nテクスチャ上のA1テクスチャの影響を表すためにA1製底部電極のロッキングカーブとA1N製のピエゾ電子フィルムのロッキングカーブの関係を表すグラフ。

【図3】本発明の方法の各ステップを表す図。


50 【符号の説明】

- 100 共振器
- 110 基板
- 120 ピエゾ電子材料層
- 125 音響反射領域
- 130 上部電極
- 135 底部電極
- 1 a ブラッグストックを有する基板上に c T i のテキスチャード金属層を堆積する。
- 1b ブラッグストックを有する基板上にテキスチャードA1層を堆積する。
- 2a c-T i 層の上にA l 製のテキスチャード金属層を堆積する。
- 2 b 電極表面を最低のRMSまで研磨する。
- 3 電極をバターン化する。
- 4 AlNを堆積する(例;ミラー等のDC反応性スパッタリングを形成する。


【図1】



【図2】



【図3】



フロントページの続き

(51) Int. Cl. 7

識別記号

H01L 41/22 H03H 9/17

H 0 1 L 41/18

FΙ

テーマコード(参考)

41/22

1 0 1 Z

(71) 出願人 596077259

600 Mountain Avenue, Murray Hill, New Je rsey 07974-0636U. S. A.

(72) 発明者 ジョン エリック ボワー

アメリカ合衆国、07060 ニュージャージ ー、ノース プレインフィールド、グレン サイド プレイス 200 (72) 発明者 ジョン ゼット、パスタラン

アメリカ合衆国、08809 ニュージャージ ー、クリントン、 ウェストウェイ 8

(72) 発明者 ジョージ イー、リッテンハウス

アメリカ合衆国、07733 ニュージャージ ー、ホルムデル、ヘイワード ヒルズ ド

ライブ 6

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] (A) The step which deposits at least one metal layer (135) on a substrate (110), (B) It has the step which deposits a piezo electronic ingredient layer (120) on said metal layer (135). The texture of said piezo electronic ingredient (C) How to manufacture the electron device which the piezo electronic ingredient layer deposited on the metal layer characterized by what is determined by the step which controls the surface roughness of said metal layer (135).

[Claim 2] The approach according to claim 1 that a sound reflecting layer (125) is characterized by depositing between a substrate (110) and a piezo electronic ingredient layer (120).

[Claim 3] The surface roughness of said metal layer (135) is an approach according to claim 1 characterized by being 15Aor less RMS.

[Claim 4] The step of the above (C) is an approach according to claim 1 characterized by making full width at half maximum of the rocking curve to a metal layer (135) into min.

[Claim 5] The aforementioned (C) step is an approach according to claim 1 characterized by grinding the front face of a metal layer (135).

[Claim 6] The aforementioned (C) step is an approach according to claim 1 characterized by depositing the metal layer of c-Ti and depositing the metal layer of aluminum after that.

[Claim 7] The step of the above (C) is an approach according to claim 1 characterized by not containing TiN, but carrying out the laminating of the metal layer of c-Ti and aluminum, and depositing it.

[Claim 8] Said metal layer (135) is an approach according to claim 1 which deposits on an insulating layer and is characterized by the step of the above (C) making surface roughness of an insulating layer min.

[Claim 9] Said electron device is an approach according to claim 1 characterized by being a resonator.

[Claim 10] Said piezo electronic ingredient layer (120) is an approach according to claim 1 characterized by including AlN.

[Claim 11] Said metal layer (135) is an approach according to claim 1 characterized by sheet resistance containing the metal of one to 100 ohm / square range.

[Claim 12] Said metal layer (135) is an approach according to claim 1 characterized by containing aluminum.

[Claim 13] Said metal layer (135) is an approach according to claim 1 characterized by including the laminating type layer of c-Ti/aluminum.

[Claim 14] Said metal layer is an approach according to claim 1 characterized by depositing so that the full width at half maximum of a rocking curve may become 4.5 degrees or less.

[Claim 15] Said piezo electronic ingredient is an approach according to claim 1 characterized by depositing so that the full width at half maximum of a rocking curve may become 3.5 degrees or less.

[Claim 16] (A) The step which deposits at least one metal layer (135) on the BURAGU stack (125) deposited on the substrate (110), and said metal layer The full width at half maximum of a rocking curve is 4.5 degrees or less (B). It has the step which deposits a piezo electronic ingredient layer (120) on said metal layer (135). Thereby, the full width at half maximum of the rocking curve of the texture of a piezo electronic ingredient layer (120) is the approach of manufacturing the resonator device which the piezo electronic ingredient layer deposited on the metal layer characterized by becoming 3.5 degrees or less.

[Claim 17] (A) The step which deposits a BURAGU stack (125) on a substrate (110), (B) The step which grinds the up front face of said BURAGU stack (125), (C) The surface roughness of the step which deposits a TEKISUCHADO metal layer (135) on said BURAGU stack (125), and said TEKISUCHADO metal layer It is below 15A (RMS) (D). The step which patternizes said TEKISUCHADO metal layer in order to form the 1st electrode, (E) It has the step which deposits a piezo electronic ingredient layer (120) on said electrode (135) by sputtering. The texture of said piezo electronic

http://www4.ipdl.jpo.go.jp/cgi-bin/tran_web_cgi_ejje?u=http%3A%2F%2Fwww4.ipdl.jpo.go.jp%2FTokuji... 4/1/2004

ingredient It is determined by the value of the full width at half maximum of the rocking curve of TEKISUCHADO metal **** without lattice matching (F). The manufacture approach of the resonator device characterized by the step which deposits a metal on said piezo electronic ingredient layer (120) in order to form the 2nd electrode (130), and the thing.

[Claim 18] The surface roughness of said metal layer is an approach according to claim 17 characterized by the full width at half maximum of the rocking curve of said metal layer being in the range of 0.2 to 11 degrees.

[Claim 19] It is the approach according to claim 14 which the up front face of said BURAGU stack is ground, and is characterized by as a result the surface roughness of a root mean square being 3A or less.

[Claim 20] The resonator device which has the piezo electronic layer manufactured by the approach of claim 1.

[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the approach of manufacturing especially a sound resonator and a semiconductor device about the approach of manufacturing the electron device containing a piezo electronic film (layer), on a metal electrode.

[0002]

[Description of the Prior Art] Communication system contains various devices (an example, a filter, a mixer, amplifier, integrated circuit, etc.). Communication system is useful although the information (voice, video, data) relayed to the wireless link by the means of a twisted pair, an optical fiber, etc. is transmitted. If wireless communication system progresses further, a signal will come to be transmitted on high frequencies (for example, PCS, ISM, etc.). If a system is developed according to the demand of a market, the need over improvement/miniaturization of the engine performance will increase more nearly further. The improvement in a degree of integration and the miniaturization of a configuration component are called for according to the force of a market.

[0003] A resonator like a bulk acoustic wave (Bulk Acoustic Wave;BAW) resonator serves as an important component to manufacture of the semiconductor device with which a passband filter or others was related. A BAW resonator is a piezo electronic resonator and contains the piezo electronic ingredient film (for example, crystal AlN film) deposited between at least two electrodes. If an electrical potential difference is applied to such the structure, a piezo electronic ingredient will vibrate by the oscillation mode which is a certain frequency. The piezo electronic resonator is effective in that (an example, band pass filter (band-pass filter)) which distinguishes between the signals based on a frequency diver city, and the stable signalling frequency (frequency stabilization feedback component in an oscillator circuit) is offered.

[0004] Usually, it depends for the engine performance of the resonance frequency of a piezo electronic resonator on the presentation of a piezo electronic ingredient, thickness, and directivity. In order, as for the resonance frequency of a piezo electronic ingredient, for a piezo electronic resonator to usually operate by the RF (700MHz or more) in inverse proportion to the thickness therefore, a piezo electronic film must be used as a film with a thickness of 10 micrometers from 500nm. It depends for the engine performance of a piezo electronic resonator on the crystal orientation of the atom containing a piezo electronic film. Distortion (namely, stress wave emission) which answered the impressed electrical potential difference (namely, electric field), and was guided in the piezo electronic film is generated from desirable adjustment of the atomic dipole in a piezo electronic film (atomic dipole). The example of the desirable directivity of a film is <002> of AlN which intersected perpendicularly with the substrate. The approach of pulse DC sputtering which deposits the film of a piezo electronic ingredient (for example, nitriding aluminum) is indicated by United States patent application ("Pulse DC Reactive Sputtering Method for Fabricating Piezoelectic Resonators" filing-date-of-application September 1, 1998 of artificer Miller et al. work). In patent application shown above, the quality of a piezo electronic film improves that it is also with the technique used for depositing the film itself.

[Problem(s) to be Solved by the Invention] In the field of communication system, the new method of raising system performance and a degree of integration is continuing groping. The purpose of this invention is offering the new method of improving the quality of a piezo electronic film.

[0006]

[Means for Solving the Problem] This invention offers the approach of improving the piezo electronic film used with an electron device, especially a resonator. TEKISUCHAA (texture) of a piezo electronic film (used within a piezo electronic resonator) is direct influenced by the approach of this invention according to the surface type voice

(configuration) of the metal layer under it (an example, electrode). Therefore, the method of manufacturing the device which has the piezo electronic film and electrode of this invention includes controlling deposition and surface roughness of a metal layer. That is, a fall of the surface roughness to an electrode improves the quality of a piezo electronic film. A piezo electronic layer from which a metal layer from which the full width at half maximum (FWHM) of a rocking curve becomes 4.5 degrees or less for reducing surface roughness is deposited, and that [full-width-at-half-maximum (FWHM)] of a rocking curve becomes 3.5 degrees or less by this metal layer top is generated.

[Embodiment of the Invention] <u>Drawing 1</u> is the perspective view of the sound resonator formed using the approach of this invention. The resonator 100 was formed between the substrate 110, the piezo electronic ingredient layer 120, and this substrate 110 and the piezo electronic ingredient layer 120, for example, has an auditory reflex field 125 like a BURAGU reflective field. An air space (not shown) may be used instead of the auditory reflex field 125, and the piezo electronic ingredient layer 120 may be held above a substrate 110. The pars-basilaris-ossis-occipitalis electrode 135 and the up electrode 130 are deposited on an opposite front face on both sides of the piezo electronic ingredient layer 120. [0008] although the piezo electronic ingredient layer 120 contains AIN -- the application of a specific resonator -- what kind of ingredient of the others which have the function of enough piezo electronic ingredients is sufficient. Usually, piezo electronic ingredients are a ceramic ingredient like ZnO and LiNbO3, LITaO3 and TeO2, and PZT-SA. Although a substrate is usually a product made from silicon, it can also be formed with other ingredients like Xtal, sapphire, polish recon, aerogel, and oxidation aluminum (aluminum 2O3).

[0009] This invention relates to the approach of obtaining a new piezo electronic film. The artificer etc. found out that actuation of a resonator device, especially actuation of a piezo electronic film improved by operating the gestalt of the electrode surface which a piezo electronic film deposits. furthermore, the artificer's growth of a piezo electronic film (an example, AlN) was not epitaxial (namely, an AlN layer -- an electrode material and lattice matching -- or -- while coordinating -- not growing up), and the gestalt of an electrode surface found out affecting the rocking curve of C shaft orientations and a piezo electronic film.

[0010] The vocabulary "texture" used on these specifications means the adjustment of the crystal orientation of the particle of a polycrystal film, and the maximum texture (maximum texture) means the film which has the adjustment (directivity) of the particle centering on single direction at the include angle measured from growth (receiving). In this way, a rocking curve can define the texture and quality (function) of a piezo electronic layer. If it explains concretely, the core will have turned [particle] to single direction ideally, and it will depend for the engine performance of a piezo electronic film (inside of a piezo electronic resonator) on the crystal orientation of the atom which a film contains. However, the central direction [particle] is usually carrying out Gaussian distribution. When distribution is small, a film will approach the maximum texture. Distribution of the direction of a particle is plotted in order to specify a peak, and it reflects the value as which the width of face (full width at half maximum; FWHM) in the location of the one half of the maximum height specifies the quality of film texture. The number of a "rocking curve" is the number of merits of film texture. That is, a rocking curve also becomes small, so that there is little distribution, and a film will approach the maximum texture. a piezo electronic layer -- the rocking curve of FWHM 11 degrees or less -- and preferably, still more preferably, 3.5 degrees or less are formed as it is also at the rocking curve of 2.5-degreeFWHM.

[0011] This invention attains the maximum texture of a piezo electronic film by operating a presentation and deposition of an electrode, and is based on recognition of the artificer who says can attain the optimal actuation of a resonator. On the other hand, the conventional method of improving the texture and the engine performance of a piezo electronic film was concentrated on the option and presentation which deposit the piezo electronic film itself. According to this invention, it is made for surface roughness to become small (an example, a deposition process, polish, or selection of an ingredient), and, as for an electrode, as a result, a piezo electronic film and quality with a low rocking curve have been improved. Preferably, the surface roughness of an electrode is 0.1 to 100A, and is 15ARMS still more preferably, this invention person etc. found out that the surface roughness of an electrode could be attained by making full width at half maximum of a rocking curve into min. When the rocking curve to an electrode is made low, the surface roughness of an electrode surface will fall. Furthermore, the surface roughness of an electrode found out that it could attain by reducing the value of RMS of reducing the rocking curve of reducing the oxide value of the insulating layer under it, or a BURAGU stack layer, for example, a BURAGU stack, and an electrode, and an electrode surface again. For example, the oxide BURAGU stack ground by CMP will generate better surface roughness of an electrode rather than an oxide [having deposited] BURAGU stack. It can be improved by the surface roughness of an electrode layer by choosing the metal containing an electrode stack.

[0012] By this invention, an electrode, especially the pars-basilaris-ossis-occipitalis electrode 135 contain aluminum at a desirable thing, or it is a metal layered product using the collimation (physical flux selector) titanium aluminum (c-

Ti/aluminum) with which aluminum was added. The conventional laminating mold electrode was contained as a presentation which made c-Ti/TiN/aluminum selection. The surface roughness of aluminum tabulation side where a piezo electronic layer deposits this invention person etc. on it found out that it was improvable more than twice [at least] by removing a TiN layer from a metal layered product. Furthermore, in addition to use of aluminum and/or c-Ti/aluminum, surface roughness can use other sufficiently small metals as the up electrode 130 and a pars-basilaris-ossis-occipitalis electrode 135 sufficiently low [sheet resistance] again. The metal which has the sheet resistance of the range of 0.01 to 100 ohms / square (omega/**) is sufficiently low still more desirable, and sheet resistance is below about 10hm / **. The metal which has the surface roughness of the range of 0.1 to 100A is sufficiently low, and its surface roughness 15A or less is still more preferably desirable.

[0013] Drawing 2 is a graph showing the relation between the titanium and aluminum (c-Ti/aluminum) which the parsbasilaris-ossis-occipitalis electrode 135 collimated, aluminum rocking curve of a resonator with which the piezo electronic ingredient layer 120 contains AlN, and an AlN rocking curve. As this drawing shows, it turns out that it has the direct influence of aluminum texture (electrode 135) on AlN texture (piezo electronic ingredient layer 120) (it is nonlinear). In this way, aluminum texture affects the coupling coefficient (a pole / zero separation) of a resonator. An electrode (aluminum layer and c-Ti layer) is formed in this way by texture which has the rocking curve of the minimum full width at half maximum. For collimated Ti layer, as for the useful texture to the approach of a resonator, FWHM is attained at the time of the range of 0.2 to 9 degrees, and, generally a desirable curve is a time of FWHM being 4.5 degrees or less. To aluminum layer, as for the effective texture for this application, FWHM is attained at the time of the range of 0.2 to 11 degrees, and, generally FWHM of a desirable rocking curve is 4 degrees or less. It is formed from 0.2 degrees that the field of a piezo electronic ingredient is also at the rocking curve of FWHM of the range of 11 degrees C, and FWHM of a usually desirable low rocking curve is 2.5 degrees or less. When the rocking curve of an electrode was low, the surface roughness of an electrode also became small, and it was found out that the quality of a piezo electronic layer is also improved by this.

[0014] In this invention, the gestalt with a small root mean square (root mean square RMS) can be attained to the electrode which does not perform for example, chemical machinery polish for the piezo electronic ingredient layer 120, after depositing. The value of this RMS is a true average absolute value to the deflection from the average (the value of zero expresses a completely smooth front face) of zero, i.e., a difference. The value of this RMS is defined by the square root of the difference of a mean square (mean square) and average square (square of mean). In other words, it is the average by which the granularity to the media of the measured granularity was normalized. A crystal metal (crystallographic metal) (for example, c-Ti and aluminum) is deposited on a desirable thing to an electrode as the maximum texture is also in a single direction. For example, the electrode made from aluminum has parallel <111> bearings to the normal (substrate normal) of a substrate. Deposition of c-titanium generates the film of single bearing <002>. Since how this invention attains texture with a good piezo electronic layer does not depend on lattice matching. it is obtained by the sufficiently low rocking curve for piezo electronic layers (AlN) on the substrate which has the front face as for which silicon carried out termination on various front faces of surface roughness low enough, CMP oxide, ctitanium / aluminum, or other proper ingredients. Since the lattice parameter of silicon <100> and the lattice parameter of aluminum <111> are not adjusted to AlN, they can obtain a low rocking curve as it is also at AlN on Si. Or a low rocking curve can be obtained to AlN on aluminum. Also in case this invention chooses the ingredient used for it not only improving the quality of a piezo electronic layer, but manufacturing the resonator or other devices containing a piezo electronic film, it can make flexibility increase.

[0015] Furthermore, the surface roughness from which this invention person etc. was obtained as a result of [the] the electrode (135 of drawing1) found out being influenced by the lower layer, for example, the surface type voice of the auditory reflex field 125. For example, when the oxide of the criterion deposited by PVD is used, FWHM of the texture of aluminum obtained as a result is 11 degrees. However, FWHM is 4 degrees when a CMP oxide is used for the texture from which aluminum layer was obtained when depositing aluminum layer and the same conditions were applied. Although it has RMS surface roughness [that CMP oxide is almost smooth automatically (for example, 3A or less)], the surface roughness of the PVD oxide of the criterion of the layer of the last of a BURAGU stack is 45 to 60ARMS. If the value of RMS of the oxide layer of a BURAGU stack becomes low, the rocking curve of an electrode also becomes low and the same is said of the value of RMS of an electrode surface. To a metal electrode, better texture is generated rather than an oxide [having deposited the ground oxide (with for example, CMP) BURAGU stack] BURAGU stack. [0016] Drawing3 is a flow chart Fig. showing the step showing the approach of this invention which forms the resonator structure which has improved the piezo electronic film. Blocks 1a, 2a, 3a, and 4 express one example of this invention, and block 1b, 2b, and 3b and 4 express other examples. According to one example of this invention, the 1st step (block 1a) contains the step which deposits the TEKISUCHADO metal layer of c-titanium on the substrate (usually

substrate made from silicon) which has a sound reflecting layer like for example, a BURAGU stack on it. Preferably, the layer of the last of a BURAGU stack is ground at least, and a result best [to the texture of a metal electrode] is attained. As mentioned above, this invention person etc. found out that the texture of an electrode and a piezo electronic layer was influenced according to the quality of the layer of the last of a BURAGU stack. The barbershop application (Barber application) (an application number is notified later) currently continued to coincidence is indicating optimization of the approach of depositing a BURAGU stack layer (SiO2 film being included), and a deposition process.

[0017] The film on which it is single direction <002> and a rocking curve has the texture below 4.5 degrees (FWHM) by the collimated titanium (c-titanium) deposition was obtained. The thickness of a c-Ti layer is the range between 100 to 1000A, and is about 300A still more preferably. A desirable process can deposit this layer using a well-known deposition technique, although the rate of sedimentation is eight to 12 A/a second at about 250 degrees C and deposition temperature contains about 10A [/second] sputter deposition still more preferably.

[0018] FWHM of aluminum texture which the 2nd step (block 2a) of this typical approach had this at a sufficiently high deposition rate and substrate temperature in the vacuum including the step which deposits aluminum on a c-Ti layer, was performed, and was obtained as a result is 4.5 degrees or less. aluminum layer is little **** about other alloying elements like Cu. For example, aluminum-0.5% Cu of layer is suitable. A deposition parameter can be chosen based on this contractor's knowledge. Deposition temperature is 200 degrees C, the rate of sedimentation of a suitable parameter is 100A/second, the thickness of aluminum layer is 200 to 2500A, and nominal thickness is 1200A. The after treatment on the front face of aluminum or pre-deposition is not necessarily required to attain TEKISUCHADO growth of AlN. [0019] After a laminated metal electrode accumulates, the 3rd step (block 3) contains the step which patternizes a metal electrode. An electrode is patternized using a standard-illuminant RISOGU rough process. If the 4th step (block 4) is applied, the piezo electronic ingredient layer 120 containing AlN will deposit on this patternized electrode. On the parsbasilaris-ossis-occipitalis electrode 135, DC reactive-sputtering process is used for the piezo electronic ingredient layer 120, and sputter deposition is carried out. However, other deposition techniques can also be used. For example, Barber of coincidence continuation application rotated the magnetic magnetron and has indicated optimizing the process which deposits a piezo electronic film using a pulse-like DC power supply.

[0020] The option which forms the resonator device of this invention is shown in block 1b of drawing 3, 2b, and 3b and 4. In this example, an electrode is formed from front not an electrode but single electrode material of a laminating mold of an example. The 1st step (block 1b) deposits other metals which have a metal electrode material, for example, aluminum, or low surface electrical resistance on the substrate containing a BURAGU stack, or a sound film support layer (an example, SiN). The parameter of deposition is well-known to this contractor. The 2nd step (block 2b) contains the step which grinds the front face of an electrode layer until it becomes the figure of the minimum root mean square. This value is the range of three to 10 A, and is 7.5A or less more preferably. Like a front example, an electrode material is patternized with block 3, an AlN layer deposits it on the front face of this patternized metal electrode (block 4), and the TEKISUCHADO AlN film of that result max is obtained. Other deposition process parameters are indicated by the paper written by [shown above] Milleret al.


[Translation done.]


* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS





[Drawing 3]



[Translation done.]